所謂2.5D是將多顆主動IC并排放到被動的硅中介層上，因為硅中介層是被動硅片，中間沒有晶體管，不存在TSV應力以及散熱問題。通過多片FPGA的集成，容量可以做到很大，避開了新工藝大容量芯片的良率爬坡期，并因解決了多片FPGA的I/O互連問題而大幅降低了功耗。

　　3D是指把多層芯片采用微凸塊及硅通孔技術(TSV)堆疊在一起。微凸塊是一種新興技術，面臨非常多的挑戰。一是兩個硅片之間會有應力，舉例來說兩個芯片本身的膨脹系數有可能不一樣，中間連接的微凸塊受到的壓力就很大，一個膨脹快，一個膨脹慢，會產生很大的應力。二是在硅通孔時也會有應力存在，會影響周圍晶體管的性能。三是熱管理的挑戰，如果兩個都是主動IC，散熱就成為很大的問題。所以行業需要解決上述三個重要挑戰，才能實現真正的3D封裝。

　　一般在晶圓制造CMOS結構或者FEOL步驟之前完成硅通孔，通常稱作Viafirst。因為TSV的制作在fab的前道工藝即金屬互聯層之前進行，此種方式在微處理器領域研究較多，可作為SoC的替代方案。

　　而將TSV放在封裝階段，通常稱之為Vialast。這種方式的優勢是可以不改變現在的IC制造流程和設計。采用Vialast技術即在芯片的周邊進行通孔，然后進行芯片或者晶圓的多層堆疊。此種方式目前在存儲器封裝中盛行。

　　TSV通孔工藝需要幾何尺寸的測量，以及對于刻蝕間距和工藝可能帶來的各種缺陷檢測。通常TSV的孔徑在1~50微米，深度在10~150微米，縱寬比在3~5甚至更高。每個芯片上通孔大約在幾百乃至上千個。

　　目前能實現3D封裝的只是存儲器芯片，如東芝于2013年2月采用19nm空氣隔離技術生產出64GB與128GB的NAND閃存，并通過減薄至30微米，將16層芯片堆疊于一體，采用引線鍵合方法，作成容量達1024GB的薄型封裝。

　　三星也于2013年8月宣布開始量產128GBNAND3D閃存。而意法半導體照明的MEMS也實現了3D封裝，因為它面臨的發熱等問題小一些。